首页

产品服务

原型验证
验证云服务
其 他
Prodigy™ 芯神瞳 原型验证
逻辑矩阵 LX
逻辑系统 LS
逻辑模块 LM
自动原型编译软件
深度调试套件
协同仿真套件
外置应用库
云管理软件
产品选型指南
验证云服务
原型验证云
Genesis™ 芯神匠 架构设计
架构设计工具
内建模型库
参考文件

解决方案

异构验证
设计阶段
热门应用

客户案例

技术支持

技术文档
视频
FAQ
线上研讨会

关于我们

公司概况
最新资讯
加入我们
联系我们
获取方案
EN
JP
技术支持
FAQ
技术支持
从芯片设计到验证，提供先进的解决方案
技术文档
视频
FAQ
线上研讨会
全部
技术答疑
使用问题
Q
VU440LS上是否可以在JX2上实现PCIE GEN3 x8应用？
Q
配置Xilinx DDR4 IP中的注意事项
Q
DDR内存条的安装有什么注意事项？
Q
Quad VU19P LS上的PCB互联线分布情况如何？
Q
VUSLS的J13 通用IO的电压是怎么设定的？
Q
Quad VU440LS使用VIO功能的工具版本要求
Q
Vivado 布局布线报Sub Optical Placement for a global clock Capable IO Pin and MMCM pair.
Q
PlayerPro Linux安装后，运行提示缺失GTK库怎么办？
Q
Ubuntu 18安装 PlayerPro注意事项
Q
PB C Program Win 32bit转X64 报告不兼容 的情况修复
Q
10M的SOF可下载，RBF无法下载或下载后设计功能不稳定？
Q
19p电池加密的初始条件
Q
SFP/QSFP接口在使用时有什么注意事项？
Q
PB运行时的两个错误代号含义
Q
Win10 版本的Quartus运行报：ERROR: Can't load library: d:\intelfpga_pro\19.4\quartus\bin64\fitter_fdrgn.dll.
Q
用intel的PLL进行级联，需要注意什么？
Q
用intel FPGA的LVDS IP，需要注意什么？
Q
用intel平台的axi总线，系统读写反馈无法接收
Q
Xilinx FPGA，使用JTAG调试ILA，运行速度慢，如何解决？
Q
s10的pin out 文件地址？
Q
在使用lvds时pll的ip文件需要优先于其它ip先编译否则报错
Q
使用S10M上的SW和LED引脚配置为1.8V时quartus编译报错
Q
ZYNQ flash启动问题
Q
quartus的管脚约束文件支持通配符*吗？
Q
VUD LM 上 F1 和 F2 之间 GT的参考时钟是否同源？
Q
zqsfp+和qsfp+有没有区别？
Q
VU9P QSFP+光模块用什么型号，波长多少？
Q
Intel FPGA lVDS 时钟问题
Q
Intel FPGA管脚复用问题
Q
Vivado约束文件优先级设置
Q
Firmware升级发生ERROR: [Labtools 27-3161] Flash Programming Unsuccessful ERROR: [Common 17-39] 'program_hw_cfgmem' failed due to earlier errors.是什么原因？
Q
19P是否支持CCIX协议？
Q
GT连接器更换为PGT的目的是什么？
Q
PPro 处理S10M工程是否需要申请license?
Q
SD卡加载失败的原因是什么?
Q
LS内置电源模块的额定功率是多少？
Q
在用户时钟较低的情况下（<12M），会出现chipscope工作不正常的情况，如何解决？
Q
VUQLS的虚拟UART使用注意事项
Q
连接MDM与主板的蓝色线缆种类简介
Q
Virtual IO 功能的使用相关
Q
跑带DDR4的PB 工程时候，有时候会出现数据比较Error的现象，但工程无问题，设备识别正常
Q
S10M在Quartus里进行FPGA P&R的时间太长，在不改动设计的前提下有没有办法改善呢？
Q
C-PM-DVIO 上SP3烧写顺序是怎么样的
Q
S10M如何通过JTAG读取温度？
Q
IBERT GTH/GTY IP中的时钟如何配置？
Q
S10下载PCIE的IP核到最后总会失败是怎么回事？
Q
Quartus 19.1为什么不能产生RBF文件
Q
测试P-GM-SFP+子卡时候，XFP插槽旁边的两个LED为何会亮红灯？
Q
P-PM-HDMI子卡测试中的问题
Q
VUP测试中发生机箱太小无法装入的情况如何处理？
Q
C-JTAG板的线和一般Xilinx的JTAG线能否通用
Q
VUP在调试时，发现只能跑到PCIE GEN1，是否代表着板子出问题了？
Q
Vivado运行VU19P的必要条件有哪些？
Q
为什么有些TF卡无法启动LS，是否和内存卡品牌有关系？
Q
集成式MDM Pro支持的最大采样采样位宽以及对应的采样深度？
Q
集成式MDM Pro的trace信号可以最多可以设置8组，即8个group，抓数时如何确定当前抓数的总位宽？
Q
vivaod 2020.1综合后通过write_edif命令导出的edf网表文件用文本编辑器打开是字符乱码，不可阅读，不可更改，如何解决？
Q
在基于PPro工具做tdm partitioning前，需要对用户设计做哪些检查和软硬件验证平台适配工作？
Q
P-PM-DDR4子卡在VU Logic System上使用有哪些限制和要求？
Q
使用Intel 10M 多die FPGA时，设计中使用DIB IP 后，在完成F1程序下载，开始下载F2程序时Quarts软件报错，可能的原因有哪些？
Q
使用时钟配置工具对具有可编程时钟芯片的子卡可配置时钟进行设置时，配置不成功或状态不稳定，可能的原因及解决办法是什么？
Q
Logic System前面板的3个供电接口应当如何使用？
Q
对于Logic System板上提供的差分时钟信号，终端阻抗应当如何设置？
Q
Intel JTAG 下载失败可能有哪几种原因？
搜索更多资讯
加入我们
加入我们
白皮书
白皮书
书籍
书籍
培训课程
培训课程

获取原型验证方案

您在设计什么类型的芯片？
设计中含的ASIC门容量为？
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA？
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定，需要专业建议
您需要什么样的FPGA配置？
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定，需要专业建议
您需要什么样的外设接口？
您需要多少数量的原型验证平台？
您是否需要以下工具?
分割工具
多FPGA调试工具
协同建模工具（允许大量数据在 FPGA 与 PC 主机之间进行交互）
您什么时间内需要使用到我们产品？
0-6个月
6-12个月
大于12个月
不太确定
其他
提交
输入您的电话，我们即刻给您回电
输入您的电话
验证码
提交
您也可直接拨打电话：400 8888 427 或添加企业微信
微信咨询
电话咨询
微信咨询
国微思尔芯咨询
TOP
国微思尔芯咨询