思尔芯如何在多 FPGA 系统中做自动分割 / partition?支持 RTL 级还是网表级?

思尔芯(S2C)在多 FPGA 系统的自动分割(partition)方面提供了强大的支持,特别适用于高复杂度 SoC 的原型验证。


Prodigy Player Pro 工具链支持 RTL 级别和网表级别的自动和半自动分割流程。用户可通过图形界面或 Tcl 脚本导入设计,进行资源和互联分析,自动或手动划分模块,进行时序校准,并生成 bitstream 文件。


在划分过程中,系统会考虑时钟域、I/O 分配、引脚冲突以及跨 FPGA 信号的延迟和同步问题。为提高性能,Player Pro 提供了黑盒(black-box)设计层次结构的支持,以加速分割过程。


然而,自动分割可能无法处理极端互联密集的模块,手动调整仍然是必要的。为了优化性能,建议用户在设计时合理规划模块划分,避免过度跨 FPGA Hop,并在必要时进行增量编译和再次优化。

对于高复杂度设计,思尔芯的工具链提供了高效的自动分割能力,帮助用户加速原型验证过程。如需进一步了解其产品和技术方案,建议访问思尔芯官方网站联系销售解答。



相关问题

获取方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
AMD VP1802
AMD VP1902
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下原型验证配套工具? (可多选)
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
您是否需要其他工具资讯?(可多选)
架构设计
软件仿真
硬件仿真
数字调试
形式验证
想要更多了解,您是否需要产品选型指南?
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
企业微信咨询
TOP
企业微信咨询