Reduced Instruction Set Computer-Five (RISC-V)
RISC-V的开源与可定制特性为芯片设计创新带来巨大空间，但也为设计带来三重挑战：
碎片化与稳定性
兼容性问题：低成本的授权方式和厂商可以自定义指令的特点可能会影响到RISC-V标准的持续稳定性，以及软件和编译器生态系统的向后/向前兼容性
标准细节的挑战
漫长的演变过程：在服务器和移动设备方面，标准的细节定义存在很多需要解决的问题，这需要一个长期的演变和改进过程
EDA支持
成熟度问题：RISC-V的应用实例仍在不断成熟，对于稍大型的商用设计，通常需要大量修改RTL（寄存器传输级）代码
IP开发和适配：为了满足多样化的应用需求，还需要开发新的IP（知识产权）组件，并进行旧有经典IP的适配
思尔芯携手生态伙伴，提供从虚拟原型到硬件辅助验证的完整验证方案，赋能RISC-V快速落地和创新。
思尔芯在RISC-V领域的早期投入正逐步显现成效，目前已形成多个具有代表性的应用场景。
思尔芯、MachineWare与晶心科技（Andes Technology）联合发布一款协同仿真解决方案。该方案融合了MachineWare的SIM-V虚拟平台、思尔芯的“芯神匠架构设计软件”与“芯神瞳原型验证系统”，以及Andes晶心科技的高性能AX46MPV RISC-V CPU核，为硬件与软件协同验证提供了统一的环境。
思尔芯的架构设计软件将原型验证系统与SIM-V虚拟平台相连接，搭建混合架构验证系统。在此混合架构中，CPU模型在SIM-V中运行，而外围子系统则通过高速事务桥接在FPGA上高速执行。这种方式提供了能够运行从引导程序到应用程序的完整软件栈的真实系统环境，同时保留了详细的调试可视性。
该联合解决方案支持多个关键开发阶段：
流片前软件开发
硬件/软件协同验证
系统性能分析与调优
自定义指令集扩展开发与调试
通过这一软硬协同仿真方案，客户能够加速产品上市，降低整体成本，同时确保软件系统的成熟稳定。配合周期精准的调试能力与高效的执行性能，开发效率显著提升。
开芯院“香山”系列处理器持续向高性能计算演进，体现了我国自主可控RISC-V处理器的发展历程。第三代“昆明湖“是为服务器、数据中心等高性能计算场景设计的全新架构。
昆明湖多核CPU验证具有三大挑战：
规模大：多核CPU包含复杂互连总线、多级缓存及各类接口IP
性能要求高：软件需要跑大量测试案例，对原型验证系统性能要求高（目标10 MHz）
调试难度大：设计规模大，复杂度高，定位设计错误（包括设计问题，工具bug，人为操作错误），时序问题，跨核交换，缓存一致性等问题困难
思尔芯原型验证系统与完整的工具链，很好应对以上挑战：
运行性能显著提升：设计被高效部署至2台S8-100Q (8片VP1902)，运行频率为13.3MHz
编译时间大幅缩短：RCF软件先进行RTL代码分割，再并行综合，使得全流程编译周期缩短至17小时。增量综合功能更是保证了每日的版本迭代与更新
互联结构大幅精简：互联结构更简单，拓扑需求更少。接口和线缆配置更简洁，大幅提升了调试效率和工程实施便捷性
调试效率显著提升：动态探针和多FPGA并行调试，显著提升效率
开芯院是思尔芯的重要战略伙伴，双方合作始于'香山'初代雁栖湖架构，历经南湖架构深化，如今在第三代昆明湖的多核验证中实现突破性协同。芯神瞳S8-100原型验证系统在昆明湖项目中展现的验证效能，也标志着国产高性能处理器与验证工具链的深度融合。
原型验证在IP评估中具有独特优势，能够全面展现IP性能，助力客户快速选择合适方案，并加速后续芯片研发。思尔芯凭借成熟的芯神瞳原型验证系统，针对玄铁系列IP的性能评估，提供从低容量到高容量的多样化产品，全面支持基于玄铁IP处理器的开发。
此前，玄铁C907和R908均在思尔芯原型验证平台上成功验证和运行。在2026年玄铁生态大会上，玄铁C925核在芯神瞳S8-100原型验证系统上首发展示。
思尔芯提供了一套成熟完整的验证工具链，涵盖RTL级分割编译、远程控制与管理、多系统调试软件，以及丰富的外设接口子卡、内存模型和降速桥方案等，还提供快速定制子卡服务，显著提升验证效率。
现有RISC-V相关子卡如下：
数据：PCIe EP 卡，USB2/3 PHY，USB2/3 控制+PHY，
存储：QSPI 闪存，eMMC，DDR4，LPDDR4
IO：通用IO，分线IO，Serdes over SMA
-889.png)
