系统检验

System Validation

挑战

验证设计的功能行为是设计和验证流程中的关键步骤。真正的难点在于如何对设计进行真实的验证。通常的做法是通过仿真等手段,而并非在实际环境中验证。例如: 利用仿真可以对部分模块进行评估,因为它不能涵盖多个 IP 一起协同工作,这种不准确的方式可能会导致严重的错误。为了全面的了解设计的行为模型,待验证的 设计需要在实际的硬件上运行。即使这样做了,在执行过程中也可能因为速度过慢而不能达到实时验证的需求。为了克服这些问题,设计者门已经开始建立他们自己的 FPGA 原型验证环境,以确保设计行为的速度。但是自己在公司内建立原型系统往往因为自身的局限而变得很棘手。

除了透过原型验证系统,进行硬体在环(hardware-in-the-loop)的系统检验之外,在规划得宜的项目工作流中,还能利用架构设计时的探索环境,作为系统检验所需的输入激励(stimulus)与输出设备,拓展为虚实共存的系统检验环境。

创新技术

通过 S2C 提供的现成的、可扩展且灵活的 FPGA 原型系统有效的解决了上述挑战中提及的问题。我们的技术是目前市场上性能最高的 FPGA 技术,运行速度比仿真加速器还快。验证环境可以快速的构建并通过 S2C 庞大的子板库进行扩展。同时可靠的技术和一流的客户支持将保障您专注于自己的工作。

S2C 解决方案

借助下列 S2C 的解决方案,客户可以更好的进行系统验证:

获取原型验证方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下工具?
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
TOP