思尔芯针对超大规模 SoC 设计提供两种扩展方案：
一是通过PlayerPro CT实现自动/半自动分割与互联优化，完成多 FPGA 设计的高效部署。借助 RCF（RTL Compile Flow），系统能够基于算子级数据库进行切割，从而显著提升编译速度并降低内存占用；同时具备时序驱动与拥塞感知的综合与技术映射能力，确保分割结果更优；RCF 还支持迭代式性能优化，以加速设计收敛；此外，它能够在分区后的 DUT 上进行 RTL 仿真可行性验证，并保留原始 RTL 信号，进一步提升调试效率。
二是基于AXI设计，通过S2C ChipLink 或 AMD chip-to-chip IP 协议可将不同 FPGA 间的 AXI 总线互联，实现高性能运行。
系统互联可采用高速 SerDes 或 LVDS 线缆连接，支持多板与多机柜扩展。
-889.png)
