在基于PPro工具做tdm partitioning前,需要对用户设计做哪些检查和软硬件验证平台适配工作?

1.用户ASIC/SOC设计中的门控时钟是否已经在代码级被转化FPGA中的时钟结构,或是否已经通过综合工具做了gating clock covert;

2.如果用户设计中时钟树结构复杂,如大量用到MMCM时钟产生模块,时钟是否可以合并或简化,是否可以用RTL remodel 时钟模块予以替换,以降低设计分割后P&R复杂度;

3.用户外设接口部分是否已经使用S2C的解决方案予以替换或适配到S2C的外设子卡;

4.PPro基于Netlist做设计分割,建议用户已经完成设计综合,在综合时可以考虑多种综合方式以加速超大规模设计综合效率(FAE将提供相关建议和实施方法);

相关问题

获取原型验证方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下工具?
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
国微思尔芯咨询
TOP
国微思尔芯咨询