什么是 RCF？

RCF（RTL Compile Flow，RTL 编译流程）是思尔芯芯神瞳原型验证面向超大规模设计的编译流程，由芯神瞳自动原型编译软件 Player Pro – CompileTime（PPro-CT）驱动。它按"RTL 级分割→并行综合→系统级绕线→布局布线"组织多 FPGA 编译，并在整个流程中保留原始 RTL 的层次结构与信号名称。与在网表生成后才分割的传统方式相比，RCF 把分割提前到 RTL 层，使编译更快、迭代更灵活、调试可见性更好。

一、技术原理

RCF 的工作流程分为以下几个关键环节：

• 资源预估与预分割：在 RTL 层估算各模块的 LUT、FF、BRAM、DSP 占用，结合全局时序与拥塞信息给出初步分割方案。此环节可配合资源反标，用综合后的准确数据替代 RTL 级预估。

• RTL 级分割：在综合之前把设计切分为多个子块，每个子块对应一颗 FPGA。分割发生在 RTL 层，因此层次结构与信号名称得以完整保留，分割结果还可直接做 RTL 级软仿。

• 并行综合：对分割后的各子块并行执行综合（即 Syntop 综合），大幅缩短综合耗时。

• 系统级绕线：处理跨 FPGA 的信号连接，按需插入 TDM（时分复用）逻辑，在管脚资源受限时复用互联带宽。

• 布局布线：对每颗 FPGA 分别执行布局布线，生成比特流。

• 系统级时序分析：对整体原型系统做跨 FPGA 的时序分析，在布局前预估可达到的系统频率、布局后定位关键路径，指导分割与 TDM 策略的迭代。

RCF 与增量编译（ICF，Incremental Compile Flow）配合使用时，只重新编译受局部修改影响的子块，进一步缩短版本迭代周期。

二、思尔芯产品支持

RCF 不单独售卖，随芯神瞳自动原型编译软件 Player Pro – CompileTime（PPro-CT）提供，是芯神瞳原型验证解决方案的核心编译能力。

• 平台覆盖：支持芯神瞳 Prodigy S8 系列（VP1902）、S7 系列（VU19P）以及VU440等平台，支持多系统级联，可将百亿门级设计部署到数十至上百颗 FPGA。

• 分割能力：自动与半自动分割、时序驱动、拥塞感知，支持黑盒流程以加速分割。

• 互联优化：TDM 感知与多策略 PR、SerDes TDM 模式，SerDes TDM 可将级联规模提升约一倍。

• 流程配套：支持 Tcl 脚本与自动化 ECO 流程、I/O 自动分配；分割后可做 RTL 级软仿；保留原始信号供芯神觉 Claryti 等调试工具观测。

三、行业地位

多 FPGA 分割是大型 SoC 原型验证的核心瓶颈之一。业界主流方案包括 Synopsys HAPS 配合 ProtoCompiler、Cadence Protium 系列、Siemens EDA Veloce Primo / Veloce proFPGA，以及思尔芯的芯神瞳 Prodigy 配合 RCF。

RCF 的差异点在于分割时机：多数方案以综合后的网表作为分割输入，RCF 则在 RTL 层完成分割，再对子块并行综合。这一顺序既保留了设计结构与信号名称（利于调试与 ECO 修改），也让综合与后端实现可以并行推进。在思尔芯公开的156颗 FPGA 大规模分割实测中，RCF 相比传统流程使编译时间减少约50%、系统运行性能提升最高约300%。在开芯院“香山”昆明湖 16 核 RISC-V + NoC 项目中，RCF 将全流程编译周期缩短至17小时，配合增量编译支持每日版本迭代。

最后更新：2026-10-20