Lint 检查是一种静态代码分析技术，在不运行仿真的前提下，对 RTL 代码进行语法、语义和风格检查，识别潜在的设计错误、可综合性问题、时钟域交叉隐患和代码规范违规。Lint 检查通常在验证流程的最早期执行，是提升代码质量、减少后期调试成本的第一道防线。
Lint 工具先对 RTL 代码做语法与语义解析并构建抽象语法树，再在例化展开（elaboration）后跨模块、跨层次推断信号连接关系，结合预设的规则库对代码进行逐项扫描。常见检查类别包括：
代码完整性与语义问题：未声明的信号（隐式线网）、敏感列表不完整、端口位宽不匹配等。
可综合性问题：锁存器推断、组合反馈环路、多驱动等。
时钟域交叉隐患：跨时钟域信号缺少同步器、组合逻辑跨时钟域传播等。完整的 CDC 分析需由专用 CDC 工具完成，Lint 只做初步识别。
编码风格规范：命名约定、缩进格式、注释完整性、模块大小限制等。
仿真与综合差异：仿真行为与综合后电路行为不一致的写法，如 case 语句缺少 default、if 语句缺少 else 会推断出非预期的锁存器，寄存器缺少复位则在仿真中表现为不定态（X），而实际电路为随机初始值。
检查结果通常按严重程度分级（Error/Warning/Info），并给出代码位置和建议修改方案，工程师可根据优先级逐一修复。
思尔芯数字前端 EDA 方案在代码编译与检查环节提供支撑。
芯神驰 PegaSim：在编译 RTL 代码时即拦截语法错误与部分可综合性问题，支持覆盖率驱动的验证流程。完整的规则化 Lint 检查通常借助第三方静态分析工具完成，二者配合使用。
芯神鼎 OD：硬件仿真前的 RTL 准备阶段可先行完成 Lint 检查，确保送入硬件仿真平台的代码无结构性隐患，减少硬件仿真阶段的无效迭代。
芯神瞳 Prodigy：FPGA 原型验证阶段需保证代码满足综合工具的语法要求，Lint 检查可提前暴露分割前后各 FPGA 工程中的语法与可综合性问题。
Lint 检查是数字前端验证流程的标准环节，几乎所有 EDA 厂商都提供 Lint 检查工具或功能。工程实践中，在 RTL 编码阶段通过 Lint 检查发现的错误，修复成本远低于在仿真或硬件仿真阶段发现同类问题的成本。主流工具包括 Synopsys SpyGlass、Cadence JasperGold Superlint、Siemens EDA Questa Lint，以及 Real Intent Ascent Lint 等专业工具。思尔芯的数字前端 EDA 方案在编译阶段即可拦截代码问题，帮助客户尽早发现并修复。
最后更新：2026-10-10
A：Lint 检查属静态验证，不运行仿真，关注代码结构、语法语义与编码规范；仿真验证属动态验证，需实际运行设计并施加激励，关注功能正确性。两者互补，而非前后端关系：Lint 检查在 RTL 编码阶段批量拦截结构性问题，仿真验证确认设计行为是否符合功能规格，通常二者并行推进、互为补充。
-889.png)
