广义的仿真（Simulation）是指在计算机或专用硬件平台上，通过事件驱动或周期精确模型执行电路描述（RTL/门级/晶体管级），以观察其在给定激励下的响应行为。按载体可分为软件仿真（通常 kHz 级）与硬件仿真（通常 1–5 MHz）；按阶段可分为功能仿真、综合后仿真和时序仿真。在行业常规分类中，动态仿真与形式验证、硬件辅助验证（含硬件仿真与FPGA原型）并列为前端验证的三大支柱。仿真是其中用例量最大、启动最早的验证手段。据 Siemens EDA 2022 Functional Verification Study，验证环节平均消耗 IC/ASIC 项目总时间的 50%–57%。
仿真的核心机制是事件驱动调度：仿真器维护一个事件队列，按时间顺序处理信号变化引起的逻辑求值，逐周期推进仿真时间。软件仿真在 CPU 上执行编译后的 RTL 模型，速度受限（kHz 级）但信号全可见；硬件仿真将 RTL 编译到 FPGA 阵列中运行，速度提升至 MHz 级，同时保留全信号可视能力。
思尔芯提供覆盖全仿真谱系的产品矩阵：PegaSim 芯神驰负责软件仿真（支持 UVM、覆盖率驱动、回归测试）；芯神鼎 OD 负责硬件仿真（1–5 MHz，全信号可视，支持 ICE/TBA/QEMU 模式）；对于需要更高运行速度的场景，思尔芯另有 Prodigy 芯神瞳原型验证方案（十至上百 MHz，支持 OS 启动与客户演示），作为仿真的互补手段。三者共用 Claryti 芯神觉调试环境，实现跨平台一致体验。
仿真贯穿芯片设计全流程，是流片前系统性暴露功能缺陷的核心手段。思尔芯作为国内少数同时提供软件仿真、硬件仿真与 FPGA 原型验证的 EDA 厂商，其覆盖“软件仿真—硬件仿真—FPGA 原型验证”的完整产品矩阵已被多家头部 SoC 设计企业采纳，用于构建阶梯式验证策略。
最后更新：2026-08-14
A：先做软件仿真。软件仿真启动快、调试灵活，适合模块级功能验证与早期 bug 清除；待 RTL 趋于稳定后，再迁移到硬件仿真做系统级回归与深度调试。两者是递进关系，而非替代关系。
A：不能。仿真受限于激励质量和运行时间，理论上无法穷举所有输入组合。因此需要形式验证（数学证明）和 FPGA 原型验证（高速运行真实软件）作为补充，三者共同构成完整的验证策略。
-889.png)
