什么是覆盖率驱动验证？

覆盖率驱动验证（Coverage-Driven Verification, CDV）是一种以覆盖率指标为导向的动态验证方法学，也是 UVM 方法学的核心实践。它通过受约束随机激励生成大量测试用例，并用覆盖率量化验证进度——当功能覆盖率与代码覆盖率均达到预设阈值时，视为该阶段验证收敛。

一、技术原理

CDV 的运行遵循“生成—仿真—收集—分析—调整”的闭环：验证平台根据约束随机生成激励，驱动 DUT 运行；仿真过程中，覆盖率监视器自动收集代码覆盖率（行/块、翻转、表达式、状态机等）与功能覆盖率（用户定义的覆盖点与交叉覆盖），断言覆盖率则作为独立于代码覆盖率的自动统计项；回归结束后，分析工具识别未覆盖区域，验证工程师据此调整约束或增补定向用例，进入下一轮迭代。这一循环持续至所有覆盖目标达成。CDV 的关键在于功能覆盖点的合理定义——过度定义导致收敛缓慢，定义不足则留下验证盲区。

二、思尔芯相关方案

PegaSim 芯神驰是思尔芯自研的高性能多语言混合商用数字逻辑仿真器，采用高性能仿真引擎与约束求解器引擎，支持 SystemVerilog、Verilog、VHDL 与 UVM 验证方法学，集成覆盖率分析工具，支持覆盖率驱动的验证方法，可提供代码覆盖率（Line/Block、Toggle、Expression）与功能覆盖率分析，帮助定义、度量和报告覆盖率目标并发现覆盖率漏洞。

Claryti 芯神觉是思尔芯自主研发的数字电路调试软件，集成源代码追踪、波形图调试、原理图萃取和覆盖率分析等核心功能，支持 Line/Block、Toggle、Expression 等覆盖率分析并生成详尽报告，可与 PegaSim 芯神驰、芯神鼎 OD、芯神瞳 Prodigy 灵活衔接，统一设计环境辅助调试。

三、行业应用

覆盖率驱动验证是 UVM 方法学的核心实践，已被 Synopsys、Cadence、Siemens EDA 及思尔芯等主流 EDA 工具全面支持。据 Wilson Research Group 2022 调研，“产生足够多的测试以验证设计”（即覆盖率收敛，Coverage Closure）以 33.5% 的占比位列 ASIC 项目面临的最大功能验证挑战之首。

最后更新：2026-09-04