什么是虚拟原型？

虚拟原型（Virtual Prototype, VP）是指在芯片 RTL 尚未就绪的阶段，利用 SystemC 等高层建模语言、按事务级建模（TLM）方法构建的可执行功能模型。它在纯软件环境中模拟 SoC 的行为，使软件开发、架构评估和系统验证能够在芯片流片前数月甚至数年提前启动。

一、技术原理

虚拟原型采用事务级建模（TLM）方法，将总线读写、中断响应等交互抽象为事务函数调用，而非精确到每个时钟周期的信号翻转。模型按功能划分为处理器核、总线、外设 IP 等组件，通过 TLM 接口互联。由于省略了时钟级时序细节，虚拟原型可在普通 PC/服务器上以远高于 RTL 仿真的速度（通常可达数十至数百 MIPS）启动操作系统并运行应用程序。按时间精度，虚拟原型可分为不定时序（Untimed）、近似时序（Approximately-Timed, AT）与周期近似（Cycle-Approximate, CA）等层次：精度越低仿真越快、越侧重功能正确；精度越高越接近 RTL 的周期级行为，仿真速度也越低。

二、思尔芯的芯神匠 Genesis

思尔芯的芯神匠 Genesis 架构设计软件支持虚拟原型构建与协同仿真。它附带大量建模组件，可用于开发完整的自定义组件或子系统，并与其他 EDA 工具互联，快速探索与评估 SoC 的性能、功耗与功能正确性，借助现有 IP 模型实现快速且准确的混合仿真。此外，Genesis 支持虚拟原型与 RTL 的混合仿真——当部分模块的 RTL 就绪后，可将其回流替换虚拟原型中对应的事务级模型，进行混合仿真与软硬件协同验证，实现从架构探索到 RTL 验证的无缝过渡。

最后更新：2026-09-04

FAQ

Q：虚拟原型和硬件仿真有什么区别？

A：虚拟原型是纯软件模型，在 PC/服务器上运行，速度最快但精度最低（事务级，无时钟/信号级精度），性能通常以每秒可执行指令数衡量（可达数十至数百 MIPS）；硬件仿真（Emulation）将 RTL 编译到 FPGA 阵列运行，速度为 MHz 级，精度达到时钟/信号级；FPGA 原型验证将 RTL 自动分割到多颗 FPGA，运行频率可达十至上百 MHz。三者适用于不同阶段：虚拟原型用于 RTL 就绪前的架构探索与软件开发，硬件仿真与原型验证用于 RTL 就绪后的深度调试与系统级验证。

上一篇：什么是SystemVerilog？