IP 复用（IP Reuse）是指在数字芯片设计中，将经过预先验证、可参数化配置的硬件功能模块（IP 核）在不同项目或同一项目的不同版本中重复使用的设计方法。据统计，现代大算力 SoC 中约 70%–90% 的面积由复用 IP 构成，IP 复用已成为缩短芯片开发周期、降低流片风险的核心工程手段。
IP 复用的核心流程包括：架构阶段根据 PPA 目标选型 IP；RTL 集成阶段通过标准总线接口（如 AMBA、TileLink）将 IP 实例化到 SoC 顶层；验证阶段利用 IP 附带的 VIP 与回归环境进行 IP 级与系统级验证；综合与后端阶段将 IP 作为黑盒或白盒参与实现。可复用 IP 通常具备参数化配置、接口标准化、预验证等特征，交付形态包括 RTL 源码、门级网表或硬核。
思尔芯多款EDA产品支持 IP 复用全流程：芯神匠 Genesis 内建 150+ 技术 IP 行为模型（含 Arm Cortex 系列、RISC-V 核、Cache、AMBA 总线等），架构阶段即可拖拽建模评估 PPA；芯神瞳 Prodigy 原型验证平台提供 100+ 种即插即用子卡与参考设计，支持将第三方 IP 快速部署到 S8-100 等原型系统上做早期评测。
达摩院玄铁 C925、晶心 Andes AX46MPV 等 RISC-V IP 均在思尔芯 S8-100 原型系统上完成早期 IP 评测与 Linux/HPC 负载演示。据 CSIA 2020 年统计，思尔芯在中国原型验证市场份额超过 50%，其 IP 复用支持能力是客户选型的关键考量之一。
最后更新于2026-08-14
A：IP（Intellectual Property）是设计中的功能模块，如 CPU 核、USB 控制器，最终进入芯片；VIP（Verification IP）是验证组件，用于测试 IP 是否符合协议标准，只存在于验证环境中，不进芯片。
A：商用 IP 通常附带完整验证套件与硅验证记录，集成成本低；自研 IP 需自建回归环境与版本管理，但差异化更强。思尔芯原型平台对两类 IP 均支持。
-889.png)
