系统级绕线（System Route）是 RCF 编译流程中分割完成后的关键步骤，处理跨 FPGA 的互连信号：通过绕线和 TDM Ratio 分配实现跨芯片通信，其结果直接决定系统的可实现性与运行频率。
System Route 在分割与自动组网（Auto Cabling）完成后执行，对分割后的设计进行系统级绕线与 TDM 插入，工作流程包括以下环节：
信号路由：识别所有跨 FPGA 的互连信号，确定每条信号的物理传输路径。有直连线缆连接的 FPGA 对，信号可直接传输；无直连路径的 FPGA 对，需通过中间 FPGA 绕线转发。
TDM 插入与分配：为跨 FPGA 的信号插入 TDM 并分配 TDM Ratio。默认采用时序驱动（Timing-Driven）策略进行智能分配，以优化性能；也可通过 set_option enable_tdm_aware 0 关闭该功能，改用均匀（Uniform）分配策略。
结果查看：执行 run_system_route 后，可在工程路径下的 rtlpart/report/sr0.rpt 文件中查看每对 FPGA 之间的 TDM Ratio、每个 Bank 的 TDM Ratio，以及未使用 TDM（Untdm）的信号等信息。
System Route 是 RCF 编译流程的标准步骤，由 Player Pro – CompileTime（PPro-CT）提供，与分割、Syntop 并行综合、Auto Cabling 等功能紧密配合。用户可通过 RCF 配置文件或命令行控制其参数和行为。自 RCF 25.1 SP1 版本起，System Route（Route）与 TDM Aware 默认同时开启，协同对设计进行提频。
系统级绕线是多 FPGA 原型验证系统的核心流程之一，直接影响系统的可实现性和运行频率。RCF 的 System Route 将时序驱动的 TDM 分配与自动绕线能力相结合，在大型设计中表现出较好的收敛性和频率表现。
最后更新：2026-10-29
A：常见原因包括物理连线资源不足或 TDM Ratio 设置不合理。建议检查硬件组网配置，增加线缆数量或调整 TDM 约束后重新执行。
A：可通过 sr0.rpt 报告查看各 FPGA 对的 TDM Ratio 分布。理想情况下，关键路径信号应获得较低 Ratio；同时应避免个别连线 Ratio 过高形成局部瓶颈，而非追求全局均匀。
-889.png)
