总线协议是 SoC 中各模块之间传输数据所遵循的接口规范，规定了握手信号、传输时序、突发类型、数据宽度与寻址规则等；各模块具体落在哪段地址空间，则由系统集成阶段决定。Arm 推出的 AMBA（Advanced Microcontroller Bus Architecture）是应用最广的片上总线标准，主流协议有三种：AXI（Advanced eXtensible Interface）面向高性能互连，AHB（Advanced High-performance Bus）面向中等带宽的系统级总线，APB（Advanced Peripheral Bus）面向低功耗外设。面向硬件缓存一致性，AMBA 还提供 ACE 与 CHI。
AMBA 采用分层互连架构，让不同带宽、延迟和功耗需求的模块各得其所。
AXI：高性能主干互连。读写地址通道与数据通道相互独立，支持乱序传输与突发传输。CPU、GPU、DMA 控制器等高带宽主设备经总线矩阵或 NoC 互连，访问 DDR 控制器、片上 SRAM 等从设备。AXI4 引入 QoS 信号（AWQOS/ARQOS，Arm 新版文档统称 AxQOS），供互连层按优先级调度；AMBA 5 的 AXI5 进一步引入原子操作（Atomics）：AXI3/AXI4 仅有 Exclusive 访问这一轻量级机制，AXI5 新增 AtomicStore、AtomicLoad、AtomicSwap 与 AtomicCompare 四类，可在互连或从设备侧把运算送到数据所在地执行，完成无锁的读-改-写，优化多主设备竞争下的效率。
AHB：上一代高性能协议。采用共享总线架构，由仲裁器控制多主设备访问。地址相位与数据相位重叠，稳态下每个时钟周期可完成一次传输（单次传输本身仍需地址、数据两个相位）。适用于 SRAM 控制器、USB 控制器等中等带宽模块。
APB：低功耗简化协议。状态机只有 IDLE、SETUP、ACCESS 三态，不支持突发传输与流水线操作。接口简单、面积小，适用于 GPIO、UART、I2C、定时器等低速外设，通常经桥接器挂接在 AHB 或 AXI 总线上。
典型集成方式：CPU 与高速外设挂在 AXI 主干上，中等带宽模块挂在 AHB 上，低速外设挂在 APB 上，各层之间通过 AXI-to-AHB 与 AHB-to-APB 桥接器互连。
思尔芯数字前端 EDA 全流程方案覆盖 SoC 从架构探索到原型验证的完整路径，支持基于 AMBA 总线协议的 SoC 设计与验证。
芯神匠 Genesis：可在 RTL 编码前搭建 SoC 虚拟原型，加载包含 AXI/AHB/APB 总线事务的软件负载，评估总线带宽、延迟和仲裁策略对系统性能的影响，辅助架构决策。
芯神驰 PegaSim：软件仿真支持 AXI/AHB/APB 总线协议的功能验证，可配置总线事务序列，覆盖多主设备并发访问、总线竞争、桥接器传输等场景。
芯神鼎 OD：硬件仿真以全可视、调试能力强的特点，支持大型 SoC 中 AXI/AHB/APB 总线互联的系统级验证，可捕获总线死锁、超时、地址越界等深层次问题。
芯神瞳 Prodigy： FPGA 原型验证运行速度快、性能高，支持多 FPGA 自动分割与真实外设互联，可在流片前运行完整的操作系统和驱动程序，验证总线协议在实际软硬件交互中的行为。
AMBA 由 Arm 制定并免费开放，是片上互连的事实标准。它既被 Synopsys、Cadence、Siemens EDA 等主流 EDA 厂商广泛支持，也被 Arteris（安通思）等互连 IP 供应商所兼容。几乎所有基于 Arm 架构的 SoC 均采用 AMBA 协议，大量非 Arm 架构设计（如 RISC-V 生态）也普遍选用 AXI 以复用现有 IP。AXI 已成为高性能计算、AI 芯片、网络处理器等领域的首选片上互连方案，AHB 和 APB 则在中低端 SoC 中持续保有大量部署。思尔芯的数字前端 EDA 方案全面适配 AMBA 协议族，帮助客户在设计早期发现总线相关问题，降低流片风险。
最后更新：2026-09-24
A：可以，而且很常见。通常用 AXI 做主干互连，承载 CPU、GPU、DMA 等高带宽主设备；再用 AXI-to-AHB 桥把 AHB 子系统（SRAM 控制器、USB 控制器等）挂上去，低速外设再经 AHB-to-APB 桥接入。混用的关键是桥接器要正确转换突发类型、数据位宽与时钟域，这正是总线验证的重点。
-889.png)
