思尔芯:以 EDA 之力,加速 RISC-V落地
作为国内老牌数字 EDA 供应商,思尔芯受邀深度参与此次全球巡回论坛。我们将通过“主题演讲 + 现场展台Demo”的组合形式,全方位展示如何利用EDA工具有效缩短RISC‑V芯片开发周期。在思尔芯展台,我们将重点呈现数字前端EDA领域的最新成果,并现场演示Andes最新处理器在思尔芯新一代原型验证系统S8-100上的高效运行效果。
此外,思尔芯副总裁陈英仁将结合公司20多年在EDA技术上的深厚积累,以及多年来与国内外头部厂商的生态合作实践,重点分享与Andes在RISC‑V生态共建中的实战经验。演讲内容将涵盖如何利用先进EDA工具加速RISC‑V架构演进、软件开发环境构建,并深入探讨IP选型、系统整合等关键议题,为开发者应对复杂芯片设计挑战提供实用见解。
演讲题目: 聚合生态势能, 思尔芯数字 EDA 赋能RISC-V创新落地
演讲嘉宾: 陈英仁|思尔芯副总裁
北京站
时间: 2026年5月12日(周二)15:10-15:25
地点: 北京丽亭华苑酒店 3楼鸿运厅
上海站
时间: 2026年5月14日(周四) 15:20-15:35
地点: 上海博雅酒店 1楼碧波厅
新竹站
2026 年 4 月 15 日|新竹丰邑喜来登大饭店 5F 多功能厅
圣何塞站
2026 年 4 月 21 日|DoubleTree By Hilton San Jose,2050 Gateway Place, San Jose, CA 95110, USA
诚邀各位产业伙伴莅临思尔芯展台交流,共同探讨RISC‑V架构下的芯片设计新范式!