锁步同步,融合创新 | 思尔芯在DVCon China揭秘软硬件协同验证新突破

锁步同步,融合创新 | 思尔芯在DVCon China揭秘软硬件协同验证新突破
2026-05-14

在今日盛大举办的2026 DVCon China上,全球领先的集成电路与电子系统设计验证专家齐聚一堂,深入探讨前沿标准语言、工具与方法学。作为国内EDA(电子设计自动化)领域的资深企业,思尔芯受邀重磅参与本届行业盛会,不仅带来深刻的技术洞察,更与业界同仁共绘EDA未来发展蓝图。

技术前沿:解锁混合仿真验证新范式

大会期间,思尔芯的杨德豪先生发表了题为《A Lockstep-Controlled and Time-Synchronized HW/SW Co-Verification Framework for Virtual Prototype and Emulation》的技术演讲,引发与会者热烈关注。


21A1660.JPG21A1660.JPG


杨德豪指出,融合虚拟原型与硬件仿真的混合仿真方案,能为系统级芯片(SoC)设计提供强大的全系统仿真能力。其核心价值在于,允许开发者在芯片硬件就绪之前,即提前启动软件开发与验证,且所开发的软件可无缝迁移至后续的真实芯片,从而大幅缩短产品研发周期,显著提升开发效率。

传统协同验证方法常受限于时间模型不匹配、调试过程割裂、系统状态保存/恢复效率低下等挑战。思尔芯本次提出的创新框架,通过实现精确的时间同步机制、双向锁步控制及系统级同步快照,有效解决了上述痛点。该框架已在基于Linux的完整流程中得到验证,成功实现了从操作系统启动、应用运行到深度调试的全流程覆盖。在一个异构SoC的案例研究中,该框架展现出了在复杂软硬件环境中进行高效、精确协同调试的强大能力,特别是在实现跨域状态对齐、大幅降低延迟相关性等方面表现卓越,为处理大规模事务(如数万个内存请求的同步分析)提供了可靠高效的解决方案。

展台直击:明星产品彰显硬核实力

思尔芯的展台同样成为现场焦点,两款核心产品吸引了大量参会者驻足交流与体验。


c04e762b-3aef-462b-92a4-802522ee8868.jpg


  • 现场Demo:新一代双模式高性能硬件仿真系统——芯神鼎OD

现场演示的芯神鼎OD,充分展示了其高效强大的调试功能。该系统同时支持硬件仿真和原型验证双工作模式,能够全面覆盖从早期到后期的芯片设计与验证需求。其支持信号全可视、录制回放、快速保存与恢复等多种先进调试手段,为用户提供了灵活的问题定位与诊断工具,极大提升了验证调试效率。

  • 新品亮相:第八代高性能原型验证系统——芯神瞳S8-100

首次公开亮相的芯神瞳S8-100Q原型验证系统,搭载了4核高性能的AMD VP1902 FPGA芯片,单系统容量最高 4 亿门的ASIC 设计。该产品不仅展现了卓越的运算处理性能,更在系统容量、互联带宽与扩展灵活性方面实现了显著提升,能够更好地满足当前大规模、高复杂度的SoC原型验证与早期软件开发需求。

此次DVCon China之行,思尔芯不仅分享了在协同验证方法论上的前沿思考,也通过实实在在的创新产品展现了其深厚的技术积淀与工程化能力。思尔芯将持续致力于为集成电路产业提供更先进、更高效的EDA解决方案,与业界伙伴携手,共同推动芯片设计验证技术的创新与发展。


获取方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
AMD VP1802
AMD VP1902
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下原型验证配套工具? (可多选)
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
您是否需要其他工具资讯?(可多选)
架构设计
软件仿真
硬件仿真
数字调试
形式验证
想要更多了解,您是否需要产品选型指南?
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
企业微信咨询
TOP
企业微信咨询