在芯片设计流程中，FPGA原型验证是关键一步。工程师通常会在FPGA上，提前构建一个接近真实芯片的原型，用来进行系统级验证和早期软件开发。但问题也随之而来：如今，越来越多的高端SoC，已经开始采用 DDR5、LPDDR5 这类新一代内存。而主流FPGA在I/O电气标准和PHY接口规格上，却很难直接适配。如果为了验证去更换SoC 存储子系统，又会导致 SoC的 benchmark 失真，对性能测试结果影响较大。因此，我们急需一种既能兼容现有控制器，又能精准还原DDR5时序的 “内存模型”。用它来模拟DDR5的PHY和存储器行为，在流片前完成系统功能、控制器逻辑以及软硬件协同的全面验证，从而大幅降低流片失败的风险。
那一个好的内存模型，到底要做到什么程度？它不仅要支持各种复杂的内存特性，还要把物理时序模拟得非常精准。换句话说，它必须同时具备协议层 + 物理层的仿真能力。
针对这个需求，思尔芯推出了一套完整的 DFI适配验证解决方案。该方案集成了物理层（PHY）功能，符合标准DFI接口协议，并支持通过“后门”访问进行深度调试，为DDR5、LPDDR5等高速接口提供了可靠的系统级验证环境。
具体而言，思尔芯的Memory Model IP利用FPGA上已有的DDR4物理接口，模拟FPGA本身不直接支持的DDR5、LPDDR5乃至HBM2E/3等新型内存的行为。该模型在实现DFI协议到DDR4时序转换的同时，模拟了DDR5的关键协议行为，解决了原型验证中“连不上”的接入难题。此外，模型中还增加了可观测、可控制的“后门”接口，极大提升了调试效率和验证透明度。
思尔芯的这款内存模型，本质上是一个高度集成的验证环境：它在FPGA上实现了存储控制器的物理层与符合JEDEC标准的SDRAM行为模型，支持DDR5等先进协议，为用户构建了一个完整、可运行、可调试的存储子系统原型验证环境。用户可将其与自研或第三方内存控制器无缝集成，加速完成从控制器到物理接口的端到端验证。
这套方案到底好不好用？我们来看一个真实案例。某客户在思尔芯S8-100原型验证系统（搭载AMD Versal Premium VP1902）中，集成了DDR5控制器与相应的内存模型，并完成了以下系统级验证：
在DDR5模型上启动Linux系统，并完成全容量数据读写测试。
先做基础读写，确认通路没问题；
再对整整 32GB 内存做全空间压力测试；
最后，从SD卡加载U-Boot，引导完整Linux系统启动。
Linux顺利启动并稳定运行
32GB内存读写全部通过
这说明，思尔芯的内存模型不仅能验证控制器功能，还能支撑起真正的系统级应用。
实际上，思尔芯已经为FPGA原型验证与硬件仿真建立了一个丰富的即用资源库，包含超过100种可即插即用的子卡、降速桥、内存模型及参考设计。其中，内存模型库已全面覆盖当前主流及新一代存储接口标准，可支持用户在芯神瞳S7、S8、LX2系列原型验证系统以及芯神鼎OD硬件仿真器上，快速搭建高性能、高可靠性的存储子系统验证环境。
现有内存模型和DFI PHY主要包括以下：
DDR5，LPDDR5，DDR4，LPDDR4/4X
HBM3，HBM2/2e
DDR4，LPDDR4，DDR3，LPDDR3 (DFI PHY)
欢迎访问官网或垂询技术团队，获取支持，助力高效验证。点赞、关注加转发，为你带来更多EDA硬核科普。
-889.png)
