思尔芯与亚科鸿禹签署合并重组协议,合力打造数字前端EDA平台

思尔芯与亚科鸿禹签署合并重组协议,合力打造数字前端EDA平台
2026-10-14

上海,2026 年 10 月 14 日 —上海思尔芯技术股份有限公司(“思尔芯”)今日宣布,公司已与无锡亚科鸿禹电子有限公司(“亚科鸿禹”)签署合并重组协议。

交易完成后,两家公司将合并为一家 EDA 平台公司,同时将引入新增资金数亿元。这笔资金将为合并后的公司提供长周期的资金保障,重点投向高端验证与仿真方向的研发攻坚、工程团队扩充与客户支持体系建设,并支持公司在产品迭代与商业化推广上加速推进。同时华大九天、大湾区基金、央企战略性新兴产业发展基金等投资方将大力赋能公司不断做大做强。

随着芯片设计规模与复杂度持续提升,验证已成为决定芯片研发周期与成本的关键环节。硬件仿真与原型验证同属硬件辅助验证工具,前者面向超大规模设计的全芯片深度调试,后者以接近芯片真实运行的速度支撑系统软件与固件开发,两者共同支撑左移验证。硬件仿真是国产数字 EDA 前端最需要攻坚的环节。思尔芯与亚科鸿禹各具技术和产品优势,本次交易将整合双方的研发项目,重点投向高端验证与仿真方向,避免重复投入与资源分散。合并后的公司可依托 800 余家客户的真实应用场景,让关键产品更快完成打磨与商业化推广,缩短硬件仿真产品的开发周期。新增资金与随之进入的外部资源,将为这一方向的持续研发与商业化提供强有力的支撑。

新平台将持续投入,不断迭代优化架构设计、软件仿真、硬件仿真、原型验证与数字调试等 EDA 工具,致力成为领先的数字前端 EDA 平台。未来将在流程、接口与使用体验上打通各环节,形成统一的工作流,使客户能够在同一平台内完成从架构设计到系统级验证的全过程。新平台将为思尔芯客户提供更好的产品和技术支持。


获取方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
AMD VP1802
AMD VP1902
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下原型验证配套工具? (可多选)
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
您是否需要其他工具资讯?(可多选)
架构设计
软件仿真
硬件仿真
数字调试
形式验证
想要更多了解,您是否需要产品选型指南?
是
否
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
Kathylianxiwomen_fuben.png
TOP
Kathylianxiwomen_fuben.png