开放协作,共筑生态——思尔芯参与上海开放处理器产业创新中心开业仪式暨RISC-V专利联盟专利池入池仪式

开放协作,共筑生态——思尔芯参与上海开放处理器产业创新中心开业仪式暨RISC-V专利联盟专利池入池仪式
2025-12-16

在推动芯片产业自主创新、构建开放协作生态的背景下,上海开放处理器产业创新中心(SOPIC)于2025年12月12日在上海张江正式举办开业仪式。同期举行的RISC-V专利池入池仪式上,思尔芯作为首批入池企业之一,由总裁林铠鹏代表公司参加入池签约仪式,将指定专利纳入专利池,标志着思尔芯在共建开放、安全、协同的RISC-V生态中迈出新的一步。


配图.jpg


上海开放处理器产业创新中心在上海市经信委指导下,由芯原股份、芯来科技、达摩院(上海)共同发起成立。其旨在整合产业链资源,建设RISC-V关键共性技术平台,促进开源软硬件生态协同,加快RISC-V技术的商业化应用。本次成立的RISC-V专利池,旨在建立一个RISC-V领域“互不诉讼”的技术创新环境,通过专利机制降低企业研发与商业化过程中的知识产权风险,推动RISC-V技术成果的高效产业化。专利池的建立,不仅是国内RISC-V产业协同创新的一次重要实践,也为构建健康可持续的产业生态提供了制度保障。

总裁林铠鹏在仪式上表示:“RISC-V代表着开放、模块化与协作的未来。加入专利池,是思尔芯对推动行业共进、优化知识产权环境的切实行动。我们愿与各方伙伴,共建一个更安全、更富活力的RISC-V创新生态。”

近年来,思尔芯在RISC-V生态建设中持续投入,已取得一系列阶段性成果。公司在设计验证、IP评测、系统性能评估及软件开发等环节,形成了完整解决方案,助力多家RISC-V客户实现芯片高效设计与验证。同时,思尔芯积极参与生态标准化工作与行业协作,持续推动产业生态的完善与可持续发展。

展望未来,思尔芯将与生态合作伙伴一道,持续深耕RISC-V领域,通过技术创新、工具优化与紧密协作,共同推动RISC-V在中国的发展。我们将秉持开放共赢的态度,与所有合作伙伴携手应对挑战,共创未来。


获取方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
AMD VP1802
AMD VP1902
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下原型验证配套工具? (可多选)
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
您是否需要其他工具资讯?(可多选)
架构设计
软件仿真
硬件仿真
数字调试
形式验证
想要更多了解,您是否需要产品选型指南?
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
企业微信咨询
TOP
企业微信咨询