2022年12月26日，思尔芯（上海思尔芯技术股份有限公司，S2C）宣布并购国微晶锐（深圳国微晶锐技术有限公司），并进行核心技术整合，将其硬件仿真技术融入数字 EDA 全流程布局，推出企业级硬件仿真系统：OmniArk 芯神鼎。同时，思尔芯全新推出高性能数字逻辑仿真器：PegaSim 芯神驰，以增强其丰富的系统级验证产品线，巩固思尔芯以异构验证方法学为主导的创新验证方案，为客户提供更加灵活、高效的验证解决方案。
随着数智化时代的到来，数字芯片的市场规模日益激增。AI、5G通信、汽车电子、PC和数据中心等新增了多种数字芯片产品的需求。
但先进制程下的芯片规模越来越大，功能却越来越复杂，设计也越来越复杂。与设计“形影不离”的芯片验证，其复杂度也进一步提升。其中，功能验证往往是芯片设计流程里较有挑战难度的一步，也是可能导致芯片返工或流片失败的重要原因。这就导致设计成本的严重攀升和芯片上市时间的延迟。
把问题拦截在流片之前，这正是验证存在的意义。而数字验证处于数字芯片设计流程的前端，便成了数字芯片验证的第一道“防守”。在一个芯片开发流程中，工程师势必会在不同设计阶段，用到不同的验证工具。为了满足不同的验证场景，思尔芯打造出丰富的系统级验证产品线，此次硬件仿真和软件仿真的发布，让整个芯片开发在对的设计环节，根据需求，更高效地搭配最合适的验证工具。
芯神鼎是一款企业级硬件仿真系统，采用超大规模可扩展商用阵列架构设计，最大设计规模可达20亿门，满足从IP级到系统级的功能验证。基于创新的全自动编译流程、高效调试纠错能力、丰富的仿真验证模式，以及千倍以上的仿真加速，让这款企业级硬件仿真系统成为思尔芯开启EDA验证新时代的重磅产品。
此外，在一个芯片的设计开发流程中，软件仿真是工程师们常规必备的验证工具，其重要性不言而喻。芯神驰是思尔芯倾力打造的一款高性能、多语言混合的商用数字逻辑仿真器，已得到多家海内外厂商验证。
其采用了创新的架构算法，实现了高性能的仿真和约束求解器引擎，对System Verilog语言、Verilog 语言、VHDL语言和UVM方法学等提供了广泛的支持，并可提供功能覆盖率、代码覆盖率分析等功能。同时创新的软件架构允许仿真器支持不同的处理器架构—— x86-64、RISC-V、ARM等。芯神驰适合设计与验证工程师从IP、子系统及全系统等不同场景的验证需求，进而满足当今复杂SoC的验证需求。
在验证的难度越来越大的今天，单一工具并不能保证设计的可靠性。在先进工艺下，异构计算架构正逐渐成为设计芯片的主流，不同的运算单元有不同的架构设计，对信息流也有不同的处理方式，这些都需要针对其特性使用不同验证的方法学。
思尔芯创始人、董事长兼CEO林俊雄先生表示：“更多时候，在芯片设计的不同节点，工程师所用的工具是不一样的。我们的异构验证方法学，聚焦于数字芯片前端验证。在研究怎样降低验证工程复杂度的同时，还能保证验证的可靠性，提升验证效率。随着两款企业级硬件仿真系统芯神鼎和高性能数字逻辑仿真器芯神驰的发布，使得思尔芯产品线更加丰富，离为客户提供数字EDA全流程的目标也更进一步。”
此次芯神鼎和芯神驰发布与整合，标志着思尔芯完善的异构验证平台解决方案拼图完成重要组成。可覆盖复杂的系统与芯片从早期的需求规格的精准定义、系统或软件架构探索、RTL级仿真、超大容量硬件仿真加速器、快速原型系统等多个应用场景，从而为验证工程师提供全面的技术与工具套件，以确保整个芯片设计流程对需求规格的完整实现，以及项目按照预期的验证计划高效地推进。
-889.png)
