Algotochip:开创 C to GDSII 的 Virtual R&D 设计服务模式 | EE World
2012-06-04


2012-06-04 12:22:26   来源:EEWORLD  
(本文转自电子工程世界:http://www.eeworld.com.cn/manufacture/2012/0604/article_7372.html)

Algotochip公司的业务模式和一般意义上的design service不太一样,一般design service是从RTL到GDSII,而Algotochip提供的,则是由C to GDSII。“我们不希望将自己称为design service公司,而希望叫virtual R&D,因为设计服务只是简单的外包,而我们会在芯片设计过程中提供很多决定。” 我们先来说一说Algotochip起家吧。Mike Hong,Algotochip运营和商务开发副总裁,其拥有超过30年的半导体和无线解决方案经验,工作范畴覆盖市场、销售、业务拓展和经营等。 1995年左右,其作为联合创始人用超标量cpu技术制作了著名的DSP内核ZSP,1997年将公司出售给LSI,随后被大唐所收购。“做DSP时我们就发现从研发到量产的时间太漫长了,ZSP大概经过两年半时间才有了第一个量产,对于半导体芯片来说,市场风险和时间成正比,所以如何把设计时间压缩,成为我们后来一直想解决的问题,也就是C to GDSII原型。”Mike说道。 不过再出售了ZSP公司以后,几个合伙人分别去了不同公司继续着职业生涯,其中包括SiRF和ZSP创始人,现Algotochip CEO Tak Shigihara以及ZSP发明者,现Algotochip CTO Satish Padmanabhan。2009年,几位重要的领导人重聚首,当年12月Algotochip引入第一笔风投,召集了五六位核心人员,开始把此概念做了一些评估和研究,2011年初引进了第二笔资金,标志着公司开始正式进入商业化运作阶段。 现在,ZSP共有员工43名,其中纯工程技术开发人员39名,并且均为资深级工程师。 一般意义上的RTL to GDSII,由于RTL不是自己写的,所以基本起点有限,灵活度不够高。而从C开始开发,Algotochip团队就可以做许多决定,包括换方案或者其他什么。 一般情况下Design service团队至少包括15-20人,因为需要进行DLC、LVS等开发,Mike指出Algotochip由于不需要这些步骤,因此一个团队的配置可以缩减到6人,一个负责CPU、一个负责DSP,两名负责专用处理器,而剩下两名则是做后端开发。 Algotochip的开发可以被认为是工具+人脑的综合设计结果:Algotochip有一套开发工具,可以从C to RTL,当然工具生成的RTL。工具生成的RTL会有很多种,这时Algotochip的专家会分析哪些RTL结果是好的,反馈给机器,机器加以学习。通过这种不断地回馈学习机制,机器也会逐步的强化自身的判断,达到真正智能化的C to RTL。以Algotochip第一个宣布成功的案例为例——mimoOn公司mi!MobilePHYTM (LTE 无线终端物理层)参考链的SoC芯片解决方案。在这个案例中,共有2350个C code file,400万行命令,芯片规模达到了2300万门。

Algotochip设计方法学 在起初的四周内,Algotochip会根据C code提供一个CPU架构,在这期间对于芯片性能,功耗以及面积有了大致评估,当然这个CPU架构会提供配套的工具,固件以及指令集代码等。当得到客户肯定之后,接下来的八周时间则很容易的可以进行C to RTL to GDSII的开发工作。 Mike表示,目前通讯客户对Algotochip感兴趣的比较多,一方面是他们的产品复杂,对于Algotochip来说,越复杂的产品越合适C to GDSII的设计方法。另外则是通信行业对C code的理解比较好,但是对芯片的理解能力有欠缺或者是没有IC设计团队的预算。 目前,Algotochip的产品可以用在几个方面:包括ASIC,eASIC,FPGA或者一些IP公司,所以目前Algotochip也在和Xilinx及Altera谈,毕竟这两家FPGA公司也都在尽力发展C to RTL工具。 谈及价格,Mike并没有正面回答,只是表示考虑time to market的时间,Algotochip的价格绝对不算离谱。 此外,关于专利等问题,首先来说Algotochip要求客户将C code的所有解释,有意义的变量都删除,其次所有的RTL、GDSII、SDK等文档都归客户所有,第三,保证同一只队伍不会继续服务客户的竞争。 做惯了快公司的Mike表示,未来被收购机会最大,而出售对象则会是没有这一设计流程的半导体公司,而现在Algotochip要做的就是尽快推动芯片量产。 “你说这种设计方法学难么?其实只要花心思、有经验就没问题。因为我们所做的工作也都是在可实现范围内实现的。”Mike表示。

获取原型验证方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下工具?
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
企业微信咨询
TOP
企业微信咨询