TAKUMI 图象IP核参考设计可用于S2C原型验证平台
2012-07-02

TAKUMI 图象IP核参考设计可用于S2C原型验证平台

Prototype Ready IP 率先启动复杂SoC与3D图象的集成

圣何塞,加利福尼亚州 2011年7月2日 S2C宣布,一家总部位于日本的高级图形知识产权(IP)供应商,TAKUMI 公司,已成功在S2C基于FPGA的快速原型验证系统上实现了一系列图形IP核,包括GS3000和GSV3000 IP核。这些TAKUMI IP核已在FPGA里充分验证,可轻松给客户演示并评估,大大缩减了片上系统(SoC)集成时间。

TAKUMI公司的GSHARK IP家族是一项图形图像解决方案,在各种各样的嵌入式系统上加速显示渲染,包括移动装置,数码家电及车载信息系统。独特的设计和专门为嵌入式系统所定制,GSHARK-TAKUMI家族广泛整合图形IP核,针对各种不同的嵌入式系统使用情况,进行最优配置。


S2C首席执行官Toshio Nakama说道:集成一个复杂的IP核,比如3D图形图像IP,在SoC里经常需要庞大的验证工作,比如验证所有硬件功能正确性与否,评估SoC总线效率以及测试软件兼容性。而且现今执行这些任务的最佳方法就是通过使用基于FPGA的原型验证,使整个设计达到或接近于实际操作速度,以便在实际硅片可用之前调试验证。我们很高兴能与TAKUMI公司合作,为SoC开发商提供一系列已映射于基于FPGA原型上的高级图形IP核,可显著缩短IP集成入SoC的时间,并提早开始软件开发和测试。


现今的图形IP非常复杂,需要大量的测试图案来执行完整的硬件验证和软件测试。因此,一个可靠的,灵活的高性能的FPGA平台是必不可少的。TAKUMI公司研究和开发执行董事Hiroyuki Nitta说道,我们已经选择S2C作为我们首选的FPGA平台合作伙伴,因为他们的产品以其可靠性,灵活连接各种SoC接口以及可扩展的各种逻辑门数设计而著称。” TAKUMI 图形IP核已经原型验证,可作为S2C Virtex-6 760 TAI Logic Modules 上的参考设计,也可被轻松移植入新的Virtex-7 2000T TAI Logic Module 系列或Altera Stratix-4 820 TAI Logic Module系列。S2C完整的快速基于FPGA的原型验证解决方案组合旨在使原型验证成为一项轻松的体验,通过一个单板上的备有1到9个FPGA装置,从两百万至高达1.8亿的ASIC门中进行设计。另外,S2C提供一整套解决方案,包括原型创建和调试软件;DPI,SCE-MI和C-API 协同建模;以及一个庞大的Prototype Ready IP&附件库。

关于TAKUMI

TAKUMI公司成立于2003年,授权为嵌入式系统和移动信息装置包括数字照相机/摄像机,移动电话和机顶盒提供其独特的OpenGL ES- 和OpenVG-兼容图形加速器IP核,可最小化尺寸和能量功耗以及真正丰富全世界2D/3D直观用户的界面。公司总部位于东京Shiba,并在山梨甲府设有办事处。



获取原型验证方案

您在设计什么类型的芯片?
设计中含的ASIC门容量为?
500万 - 2千万
2千万 - 5千万
5千万 - 1亿
1亿 - 10亿
大于10亿
您倾向于使用哪款FPGA?
赛灵思 VU440
赛灵思 KU115
赛灵思 VU19P
赛灵思 VU13P
赛灵思 VU9P
英特尔 S10-10M
英特尔 S10-2800
不太确定,需要专业建议
您需要什么样的FPGA配置?
单颗FPGA
双颗FPGA
四颗FPGA
八颗FPGA
不太确定,需要专业建议
您需要什么样的外设接口?
您需要多少数量的原型验证平台?
您是否需要以下工具?
分割工具
多FPGA调试工具
协同建模工具(允许大量数据在 FPGA 与 PC 主机之间进行交互)
您什么时间内需要使用到我们产品?
0-6个月
6-12个月
大于12个月
不太确定
其他
提交
输入您的电话,我们即刻给您回电
输入您的电话
验证码
您也可直接拨打电话:400 8888 427 或添加企业微信
电话咨询
微信咨询
国微思尔芯咨询
TOP
国微思尔芯咨询