芯神驰是思尔芯倾力打造的一款高性能、多语言混合的商用数字软件仿真工具，已得到多家海内外厂商验证。其采用了创新的架构算法，实现了高性能的仿真和约束求解器引擎，对SystemVerilog语言、Verilog 语言、VHDL语言和UVM方法学等提供了广泛的支持。同时支持时序反标和门级后仿真，并可提供功能覆盖率、代码覆盖率分析等功能。同时创新的软件架构允许仿真器支持不同的处理器架构—— x86-64、RISC-V、Arm等。
此外，芯神驰可搭配思尔芯的芯神匠架构设计软件、芯神鼎硬件仿真系统，以及芯神瞳原型验证平台，可实现设计与验证工程师从IP、子系统及全系统等不同场景的验证需求，进而满足当今复杂 SoC 的验证需求。
支持多种设计与验证语言
IEEE 1800-2017 System Verilog 语言
IEEE 1364 Verilog 语言
IEEE 1076-1993 VHDL 语言
IEEE 1800.2 UVM 方法学
支持时序反标（SDF 和 Timing Check）
完整的混合协同仿真DPI与VPI支持
支持代码覆盖率分析
支持Line/block，toggle，expression覆盖率分析
支持不同的处理器架构原生目标代码生成
X86-64
ARM 64
RISC-V
MIPS
验证中的算力难题
在一个芯片的开发流程中，设计工程师会应用硬件描述语言(HDL)来设计数字电路。为了保证芯片功能的正确性，在数字电路的仿真中，软件仿真会通过计算机给出的各种测试激励来模拟芯片在真实环境下的运行状况。在搭建的测试环境中，软件仿真会编译这些代码，并计算出仿真结果。 验证是一个不断迭代的过程，需要不断编写或修改测试来覆盖功能点和RTL代码。在仿真过程中，不断发现问题，更正问题，回归测试……循环往复的同时，不断进行功能覆盖率、代码覆盖率分析，使覆盖率趋于收敛。这种基于软件的逻辑仿真在整个功能验证中都需要用到。 虽然软件仿真技术对工程师来说非常有必要，但就现有的商业模式来说，软件仿真的仿真能力和算力都与软件许可证（software license）挂钩。供应商提供的商用软件仿真服务会以license的形式收费。但在实际使用时，工程师们难以依赖经验进行有效算力与工具需求计算的匹配。
因为项目开发中对于算力的需求是波动的。有时候已购买的license无法满足现实使用需求，有部分设计工程师获取不到就会造成抢占或拥堵。但如果超前部署，又会带来巨额的成本投入，有可能在闲置时造成资源的浪费。这就对芯片开发效率产生致命影响。对于企业来说怎么平衡生产和效益匹配的问题是当下急需解决的事情。
为了在当前SoC设计的IP级和全芯片级别实现更好的验证性能，芯神驰采用了创新的商业模式，提供一个即算即用的在线仿真云平台。在对DUT进行回归测试和覆盖范围随即驱动时，可实现：
完全的并行计算
大规模弹性存储
随时随地都可用
安全性能有保障
无需IT维护成本
快速可靠地完成
芯神驰™可以很好地满足企业多样化的需求，帮助企业解决license使用紧张、算力不足、license被设计工程师长期占用等问题。为工程师提供按需和无限的仿真能力，提高验证团队的工作效率。无需为闲置的算力支付费用，使得验证成本大幅降低。为企业做到降本增效，加速芯片设计，确保整个芯片设计流程对需求规格的完整实现，以及项目按照预期的验证计划快速有效地推进。
-889.png)
