製品
S2Cソリューションで市場投入の先陣を

Prodigy Multi-Debug Module 2.0

Prodigy Multi-Debug Module 2.0 for Xilinx(MDM2X)では、複数FPGAの同時デバッグが可能です。Prodigy MDM2XはProdigy Player Proのコックピット内で動作し、単にデバッグを設定するだけでなく、トリガ条件を指定し、外部Prodigy MDM2Xハードウェアモジュールと連携することで複数のFPGAがデバッグ可能となります。MDM2Xの外部ハードウェアでは最大8GBのウェーブフォームを格納できるため、バグの原因を深く追跡することができます。またキャプチャしたデータは高速Giga-Ethernetケーブルを用いることで、ホストコンピュータにすばやく転送できます。MDM2がウェーブフォームのキャプチャと保存を継続的に行うことで、FPGAの設計リソースであるメモリをデバッグ目的に消費してしまうという必要性から解放されます。


ハイライト:

  • 2つのprodigy Logic Moduleに対して、1つのロジックアナライザを使用した同時デバッグが可能

  • 高速トランシーバを使用して最大速度55MHzでトレース可能

  • FPGAごとに最大32,000プローブ(4,000プローブX8グループ)を再コンパイルせずにトレース可能

  • 最大8GBのウェーブフォーム・データを外部格納可能

  • コンパクトなフォームファクタ : 115mm x 185mm x 40mm(L x W x H)

MDM.jpg


特徴とメリット

Prodigy Player Proとの組合せで、高度な複数FPGAデバッグ機能を実現します。具体的には以下の機能が含まれます:


RTLレベルプロービング

GUIを使用して、内部信号をマークして外部MDM2Xハードウェアにアップロードし、トリガー条件と信号トレースを簡単に設定できます。


統合されたインサーキットのデバッグ設定

  • 合成前にFPGAプローブを保持します

  • プローブはパーティショニング結果に基づいて複数FPGA自動配分されます

  • 単一のコンソールから複数FPGA内のトリガ信号とトレース信号を設定します


再コンパイルを必要としない多数プローブ

  • 合成前にFPGA内部のプローブをマークする(数に制限なし)

  • 4Kプローブを8グループ化し、再コンパイルすることなくFPGAごとに最大32Kプローブのトレースが可能


トリガ条件の指定

ユーザは簡単にトリガイベントと組合せイベントを設定できます

  • トリガイベントのサポート: ==, !=, >=, <=,>, <, 数値カウント

  • 組合せイベントのサポート:!, &, |, ^, ->, 数値カウント

  • 最大8つのイベントトリガブロックをサポートします。各ブロックは比較、シーケンス、発生そして組合せ演算を実行できます


8GBの深いトレース

  • 8GBのウェーブフォームを外部MDM2Xハードウェア上の1つの8GB DDR3 SO-DIMMメモリに保存します

  • キャプチャしたウェーブフォームを高速Giga-Ethernetケーブルを用いてホストコンピュータに転送します

  • FPGAの設計リソースであるメモリからデバッグ目的の消費を解放します

  • ウェーブフォームを継続的にキャプチャし保存します


複数FPGAの同時デバッグ

  • 1つのロジックアナライザを使い複数FPGAを同時にデバッグできます

  • 複数FPGAからトリガとトレースデータを高速ギガビットトランシーバによりProdigy MDMハードウェアに送信します

  • 分析用にサンプルデータをVCD / FSDB形式で書き込みます


プロトタイピングセットアップフローと統合

Prodigy MDM2XはProdigy Player Proコックピット内で動作し、単にデバッグを設定するだけでなく、トリガ条件を指定し、外部Prodigy MDM2ハードウェアモジュールと連携することで複数のFPGAがデバッグ可能となります。


企业微信截图_16215686054983.png



仕様

Hardware Support

  • MDM2X (for Xilinx):VU19P, VU440 Quad, VU440 Single

  • MDM2I(for Intel):Stratix 10, 10M Single


OS Support

  • Windows 7/10 64-bit

  • Red Hat Enterprise Linux 6.6/7.6 64-bit

  • Ubuntu Linux 14.04/16.04 64-bit

  • CentOS 7.4 64-bit


Language Support

  • Verilog / VHDL

  • System Verilog

  • EDIF

  • Mixed languages

試作検証プランを入手

どのタイプのチップを設計していますか?
設計に含まれるASICゲートの容量は?
500万~2000万
2,000万~5,000万
5000万~1億
1億~10億
10億以上
どのFPGAを使いたいですか?
ザイリンクス VU440
ザイリンクス KU115
ザイリンクス VU19P
ザイリンクス VU13P
ザイリンクス VU9P
インテル S10-10M
インテル S10-2800
わからない、専門家のアドバイスが必要
どのようなFPGA構成が必要ですか?
シングルFPGA
デュアルFPGA
4 つの FPGA
8つのFPGA
わからない、専門家のアドバイスが必要
どのような周辺機器インターフェースが必要ですか?
プロトタイプ検証プラットフォームはいくつ必要ですか?
以下のツールが必要ですか?
セグメンテーションツール
複数の FPGA デバッグ ツール
コモデリング ツール (FPGA と PC ホスト間で大量のデータをやり取りできます)
当社の製品をいつ使用する必要がありますか?
0~6ヶ月
6-12ヶ月
12ヶ月以上
わからない
その他
参加する
電話番号を入力していただければ、すぐに折り返しご連絡いたします
あなたの電話を入力してください
検証コード

This site uses cookies to collect information about your browsing activities in order to provide you with more relevant content and promotional materials, and help us understand your interests and enhance the site. By continuing to browse this site you agree to the use of cookies. Visit our cookie policy to learn more.